• 本课程为精品课,您可以登录eeworld继续观看:
  • Multilevel Logic—Observability Don’t Cares
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    扩展I/O,外部总线读写问题
    单片机为MC9S12DJ256, 利用CPLD进行外围I/O扩展, 请问单片机外部总线读写, 如何编程哈?查了资料很少有讲外部总线编程的,请高手指点下!谢谢!
    lihao_123 NXP MCU
    电子类使用小程序,大赛能用得到。
    [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:26 编辑 [/i]电子类使用小程序,大赛能用得到。
    平安果 电子竞赛
    IT教育不应重技能轻理论
    翻开报纸随处可见的是IT职业培训广告,这些广告声称:IT职业,无需高学历,只需短期培训,就可以拿高薪。似乎只要花一个月的时间,学会一门语言,就可以在IT行业里纵横驰骋。事实果真如此吗?在正规的高校教育中,我们也时常听到这样的声音:重视技能的培养,多培养学生的动手能力。于是,讲ERP(企业资源规划)课的教师,把课堂搬到了机房,让学生照着屏幕输入数据,至于这些数据的作用是什么、谁产生、谁使用、如何共享
    shanqiubin 嵌入式系统
    MSP430指令周期问题(手册数据和实测不同)
    原本想优化一下模拟IIC通讯的时序,使原有延时尽量缩短,但后来发现实际测量的指令周期和手册上写的不符,不知为什么~望高手指点。我用的芯片型号是MSP430F5438 测试代码如下:#includemain(){WDTCTL = WDTPW + WDTHOLD;UCSCTL3 = 0;UCSCTL0 |= 16 << 8;UCSCTL1 = DCORSEL_4;UCSCTL2 = 149;UCSCT
    witant 微控制器 MCU
    18B20和中断显示的冲突。。
    用51写了一个18B20测量温度的程序,用数码管显示,显示方面是通过定时器中断来扫描的。显示程序是好的,温度驱动也是完美的。但是放一块九不能正常显示了。百度了一下,说是中断和18B20的驱动有冲突。但是该怎么解决呢?有没有人以前做过这个,给支个招呗。。。
    电子_畿 单片机
    wake_up_interruptible和wait_event_interruptible问题
    小弟写了实现一个read阻塞程序,但是在唤醒过程中报错,第一次唤醒成功,第二次就不行了。望大虾们帮忙。error如下:irq7: nobody caredPid: 0, comm:swapperCPU: 0PC is at default_idle+0x4c/0x54LR is at arch_idle+0x10/0x14pc : []lr : []Not taintedsp : c022dfa0
    1200324 嵌入式系统

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved