• 本课程为精品课,您可以登录eeworld继续观看:
  • Mulitlevel Logic and Divisor Extraction—Multiple Cube Case
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    XuX_NiosII嵌入式系统开发平台的下载(24G)
    下载的朋友顶一下?XuX_NiosII嵌入式系统开发平台(简称:XuX_Nedp),是基于VMware Workstation桌面虚拟计算机软件,在Windows XP或者Windows 7上运行Fedora 14 Linux操作系统,进行Altera公司的NiosII软核CPU相关嵌入式系统开发、测试与验证的开发平台。使用者可以在Windows XP或者Windows 7桌面上运行Fedora
    xuxin813 FPGA/CPLD
    MSP430F5529 中断按键 的问题
    代码如下,开关S1能正常工作S2不能,而且有个问题,仿真的时候直接跳进了P1口的中断。请大神看看,再次跪谢。{:1_144:}[code]#include "msp430f5529.h"#include/*P1.7-->S1P2.2-->S2P8.1-->LED2P8.2-->LED3S1------LED2S2------LED3*/void GPIO_init(void){P1DIR &= ~
    REMY 微控制器 MCU
    DSP之时钟与定时器的通用定时器
    C55xDSP片内有两个2通用定时器,利用定时器可向CPU产生周期性中断或向DSP片外的器件提供周期信号。其中TMS320VC5503/5507/5509/5510 DSP提供的是2个20位通用定时器。1 结构框图20位的定时器由两部分组成:一个4位的预定标器(PSC)和一个16位的主计数器(TIM)。定时器有两个计数寄存器(PSC,TIM)和两个周期寄存器(TDDR,PRD),在定时器初始化过程
    fish001 DSP 与 ARM 处理器
    Custom MMIC 博文:从混频器到相控阵雷达
    2020 年 2 月,Qorvo 收购了 Custom MMIC 公司,该公司以一流的裸片和封装元件而闻名,其产品加强了我们的功率放大器产品线,从而使多芯片模块能够用于广泛的国防、航空航天和商业应用。Qorvo 还收获了 Custom MMIC 极富见地的博客文章集;这些文章为使用毫米波电路进行卫星通信、雷达系统和蜂窝基础设施应用的设计提供了值得信赖的有用信息。以下是其中几篇博客文章的摘要,并附有
    alan000345 RF/无线
    BUG_Zigbee CC2530
    BUG_Zigbee CC2530前提协调器的最大子设备数为20[align=left][color=#444444][size=2]1个协调器+大于等于21个子设备[/size]即超过协调器所能携带的最大子设备,在这种情况下回发生子设备加入网络问题。当打开协调器建立网络,然后打开21个子设备此时有的子设备加入了这个网络但是有1~2个子设备一直处于网络请求的状态,注意此时协调器并未加满,这时关闭上
    hanskying666 微控制器 MCU
    如何正确测量LED供电电源(专业)
    就普通照明而言,LED技术已经可以满足生产高品质灯具的要求,但是具体生产高品质LED灯具时,则需要掌握电力电子学、光学和热管理学等三个领域的知识。很少有同时精通於三个领域的工程师,而如果电源工程师还负责系统架构时,他多半会将更多精力放在控制输出电流的精确度上。毫无疑问,精确度非常重要,但当我们的最终产品是一个灯具时,它发出的光的品质才是我们所关心的重点所在。本文重点探讨了如何对LED驱动电流进行严
    qwqwqw2088 LED专区

    推荐内容

    热门视频更多

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved