• 本课程为精品课,您可以登录eeworld继续观看:
  • Level Logic_ Details for One Step_ Expand
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    6678多核启动的问题
    1.按照官网所说,我先模拟核0启动核1的过程,如下:首先生产核1需要运行的bin文件,然后核0在线加载,读取bin文件,并放入核1相关的空间中,然后给核1发一个IPC中断,按理说此时核1该运行起来,LED闪烁,但是没反应,我这样做不对吗?2.另外还联想一个问题,IPC中断触发核1运行,那如果核1程序中有IPC中断函数,那这个IPC中断和触发核运行的IPC中断有什么区别吗?
    chenzhi DSP 与 ARM 处理器
    用89C51的GATE位测量脉冲宽度
    待测信号由P3.2接入,待测信号脉宽取5ms~50ms,脉宽值显示在数码管(共阳数码管)上,显示单位为ms.求...[[i] 本帖最后由 寒雪剑91 于 2012-5-1 23:22 编辑 [/i]]
    寒雪剑91 51单片机
    高清大图带你看今年的高交会(跟帖评论有惊喜)
    [font=微软雅黑][size=3]今年的高交会于11月16日~21日在深圳会展中心举办,深圳的小伙伴们有时间一定要去逛逛啊。[/size][/font][font=Arial][size=10.5pt]中国国际高新技术成果交易会(简称高交会)由中国商务部、科技部、工信部、国家发改委、教育部、农业部、国家知识产权局、中国科学院、中国工程院等部委和深圳市人民政府共同举办,每年在深圳举行,至今已连续
    eric_wang 聊聊、笑笑、闹闹
    招兼职ADS电磁培训讲师
    企业培训公司面向单位员工培训,长期招ADS电磁兼职老师,主要是预算与成本管理,一般三天左右的短周期培训,周末为主,有2人左右的小辅导,也有30人左右的培训大班,待遇优,北京,上海,成都,广州,深圳等,如您想挣点外块,积累资源,充实生活,请联系我。要求:相关技术专业,本科及以上学历;三年以上实际项目经验;认真,热情,耐心,乐于助人,不保守,表达能力较好。具体再议。感兴趣的可以联系:QQ 235581
    nobody133 求职招聘
    使用RegEnumKeyEx()函数枚举组册表的疑问?
    使用RegEnumKeyEx()函数枚举组册表,遇到问题,发现该命令是用由个键的“最后子键”向上枚举...例子如下[code]BOOL CCameratestDlg::FineCISDevice(){HKEY hKey_tmp = NULL;HKEY hKey = NULL;TCHAR comNum[10];TCHAR achKey[10];CString comname,sActive,temp
    baronx2010 嵌入式系统
    请教这个电路有没有什么缺陷?
    请教下老师,这个图是我自己搭的充电LED灯闪烁电路,不受MCU控制,不知道是否可行,有没有什么缺陷或者需要优化的?①为PWR,是电池插上就会有输出的,充电时与电池断开,充电时VBUS通过一只二极管接到此脚。②为充电芯片的状态输出脚,充电中拉低,充满后高阻,我上拉到了PWR,用来控制PMOS的开/关③为灯的负极输出,灯的正极是接的PWR下方是一个多谐振荡电路,实现闪烁的。整个电路就是加了一个PMOS
    elec32156 模拟电子

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved