• 本课程为精品课,您可以登录eeworld继续观看:
  • Level Logic_ The Reduce-Expand-Irredundant Optimization Loop
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    女人真正想要的是什么?
    女人真正想要的是什么?年轻的亚瑟国王被邻国的伏兵抓获。邻国的君主被亚瑟的年轻和乐观所打动,没有杀他。并承诺只要亚瑟可以回答一个非常难的问题,他就可以给亚瑟自由。亚瑟有一年的时间来思考这个问题。如果一年的时间还不能给他答案,亚瑟就会被处死。这个问题是:女人真正想要的是什么?亚瑟接受了国王的命题,并答应在一年的最后一天给他答案。亚瑟回到自己的国家,开始向每个人征求答案:公主,妓女,牧师,智者,宫庭小丑
    无所物语 聊聊、笑笑、闹闹
    【CN0005】在不使用精密电阻的情况下产生负精密基准电压
    电路功能与优势从正基准电压产生负基准电压的传统方法只用反相运算放大器,这种方法需用两个精密匹配的电阻。如果匹配有误差,则最终输出也会产生误差。利用本文所述电路,无需用精密电阻即可产生一个负精密基准电压,从而以更少的元件提供更高的精度。
    EEWORLD社区 ADI参考电路
    求助:任务ready不执行?
    求助:建立了一个任务,就是不停进行打开、写、关闭、删除文件的操作,处于ready的状态,同时只有tShell处于ready状态,但spy后发现没有任何任务占用tick时间,中断也没有。该任务没执行。出现这种情况是在建立任务后,在任务中输入i等指令后,就出现,若再输入i等指令又恢复,若tt该任务也恢复。该问题只在powerpc的板件上出现,在arm的板件上正常(正常应该是该任务一直跑着,占用大部分t
    胚钝 嵌入式系统
    我的F28035的SCI咋搞不定了呢?
    应该是哪个地方疏忽吧,在程序中发送数据,SCI端口测量不到信号。----------------- 设置,是拷贝以前可以工作的程序中的设置。----------------- 时钟,也打开了。----------------- 端口,[code]GpioCtrlRegs.GPAMUX2.bit.GPIO28 = 1;// 0=GPIO,1=SCIRX-A,2=SDAA,3=TZ5// GpioCt
    dontium 微控制器 MCU
    STM32RTC时钟好差劲
    不知道为什么,STM32的RTC时钟那么差劲,我制作了10个装置,时间11个样,运行一个月,时间居然相差不靠谱,有的慢两小时,有的快三小时,难道我要学ST公司那样一个一个去校正吗,花那时间工资就够买个外部RTC了!失败,大家说说,会不会是外部时钟不准呢
    zhx1234 stm32/stm8
    从物联网发展历程看区块链挑战
    [p=24, null, center][color=rgb(51, 51, 51)][font=方正兰亭纤黑_GBK,][size=13px][/size][/font][/color][/p][p=24, null, left][color=rgb(51, 51, 51)][font=方正兰亭纤黑_GBK,][size=13px]2009年,中本聪发布了第一个比特币节点,五年后区块链俨然成为一
    fish001 RF/无线

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved