• 本课程为精品课,您可以登录eeworld继续观看:
  • Level Logic_ The Reduce-Expand-Irredundant Optimization Loop
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    一种简单智能键盘无线遥控电路的设计
    [i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 20:00 编辑 [/i]
    lorant 消费电子
    项目合作的问题
    各位坛友:最近遇到个郁闷的问题,我打算接一个单子,工期很紧凑,合同定的时间是一个月,我想能多给一些时间,但是客户不同意。客户的答复是,合同还是按一个月来签,时间上可以稍微宽松下。这时问题就出来了,如果按合同说,拖延时间了就要扣钱,而他口头上说时间上可以宽松些,不会扣钱。这个客户是个老师,接触的几次倒感觉不错。可问题毕竟在那里,明显对我不利,所以我犹豫了,还望各位坛友出出主意。谢谢了!
    何贵君 嵌入式系统
    自己的buck电路出问题了,不知道是怎么了。
    如图,设计的 5V输入,3.3输出,输出电流Io=100mA, 考虑到电感特性,计算时取200mA;频率f=100KHz;D=Vo/Vi=3.3/5=0.67;L=Vo(1-D)/(2Kf*f*Io)=3.3*0.33/(2*0.2*100*200)=0.000136125=136uH;其中Kf为纹波系数,我取的是0.2;现在问题是: 电压只有2.8V; 电流是uA级的(RL=5.1K); 明显成
    yuanmo 模拟与混合信号
    工程师不能靠技术生存
    我现在是自己做,但我此前有多年在从事软件开发工作,当回过头来想一想自己,觉得特别想对那些初学JAVA/DOT。NET技术的朋友说点心里话,希望你们能从我们的体会中,多少受点启发(也许我说的不好,你不赞同但看在我真心的份上别扔砖头啊).一、在中国你千万不要因为学习技术就可以换来稳定的生活和高的薪水待遇,你千万更不要认为哪些从事 市场开发,跑腿的人,没有前途。不知道你是不是知道,咱们中国有相当大的一部
    雪人001 工作这点儿事
    综合后少于CPLD宏单元为什么编译不成功?
    写了个程序,在EPM3256上编译通过,一看用了120个宏单元,就想用EPM3128了,但是综合成功,编译不通过,为什么?布不开么?最大占用多少个宏单元的程序能在EPM3128上通过,有的说大于90%就布不开了求教
    monicg FPGA/CPLD
    【sensorTile评测】之五----功能包FP-SNS-ALLMEMS1评测
    在[url=https://bbs.eeworld.com.cn/thread-509587-1-2.html]【sensorTile评测】之二----手机端APP BlueMS安装,界面评测[/url]中我们已经安装好手机端的APP--BlueMS。其中我们发现有些图标是灰色的,有些功能没法用。我们这次就来看看其中一部分功能,怎么把它们用起来。在[url=https://bbs.eeworld.
    yang_alex 意法半导体-低功耗射频

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved