• 本课程为精品课,您可以登录eeworld继续观看:
  • Multilevel Logic_ Algebraic Model for Factoring
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    谁有STM单片机的中文汇编资料,请分享一下
    在官方网上找到了一个英文的,看的真累,那位大虾翻译一下,分享出来.
    bluegrid stm32/stm8
    JTAG的Verilog源代码
    FPGA小牛 FPGA/CPLD
    国内外分布式电源并网标准对比(转)
    [b]1.一般性要求和接入原则[/b]从内容上看,大多数DR并网标准都包括总体要求、电能质量、功率控制、电压与频率响应、并网与同步、安全与保护、计量、监控与通信、检测等几个方面的要求。下面重点针对功率和电能质量控制以及电网支撑(主要指故障穿越能力)等要求差异较大的方面对已有国内外标准进行对比。IEEE 1547和德国中低压并网指南均通过限制DR接入后公共连接点最大电压变化的方式对DR的并网容量进行
    qwqwqw2088 模拟与混合信号
    wince+S3C2440功耗问题
    用核心板做一款机器,最后做电源管理才发现PWREN给悬空了,且VDDi,VDDiarm和VDDalive一起供电,休眠省电基本不用想了,现在我想仅靠降低CLOCK时钟降低功耗,比如进入SLOW模式,能将2440电流降低到多少?哪位试验过?另外在wince系统运行时候转换normal和slow模式没有问题吧!~?不知会影响系统稳定不
    过云雨 嵌入式系统
    100分 关于一个程序流程的问题
    请教各位帮忙[color=#FF0000]单步跟踪一下[/color]下面这个程序#include"stdafx.h"#include#includeusingnamespacestd;#defineTHREAD_NUM5HANDLEg_Event;HANDLEevent[THREAD_NUM];DWORDWINAPIThreadFunc(LPVOID);intmain(intargc,char*
    99186329 嵌入式系统
    TI 集成型 USB 充电端口的电源开关
    TI最新的电源管理器件TPS2540 支持全球各种 USB 充电模式,包括即将推出的 Battery Charging 1.2 草案规范、中国及欧洲法规要求以及领先电子 OEM 厂商的专利充电模式等。该 IC 是各种主机应用 USB 端口的理想选择,非常适用于 AC 墙式适配器、台式计算机、扩展基座以及自动充电附件等。TPS2540 是首款即便在主机系统处于待机模式也可使便携式设备通过 USB 端
    qwqwqw2088 模拟与混合信号

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved