• 本课程为精品课,您可以登录eeworld继续观看:
  • BDD Basics, Part 1
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    第一次测试串口通讯问题.有好些疑问
    # include# define BYTE unsigned char# define WORD unsigned intBYTE idata txdata[7]={"ABCDEF"};sbitP15=P1^5 ;//蜂鸣器void main(){BYTE h;WORD k;P15 = 0x00;//关蜂鸣器.不怕各位笑话,我的蜂鸣器默认是高电平,所以一插就响不得不关TMOD=0X20;//定时
    68872401 嵌入式系统
    基于MSP430液晶显示GPS定位系统的设计
    [size=6]基于MSP430液晶显示GPS定位系统的设计[/size][size=6]文件包括:程序、原理图、模块简介、模块购买地址! 毕设的题目,真实有效,液晶接口见程序。[/size][size=6][/size]
    fish001 微控制器 MCU
    拒绝忽悠 移动GPU全解读(二)
    [i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 20:02 编辑 [/i][b]说说被忽略的[font=Calibri]Shader[/font][/b][align=left][font=微软雅黑,]接下来我们回到Shader。Shader是GPU里负责计算的主要部分,同时占得面积最大,耗电也最多。当今的桌面GPU往往都不再谈三角形生成率,或是像素填充率了,给的指标
    wstt 消费电子
    uboot怎么引导内核
    之前编译uboot通过了才发现是交叉编译器出现问题还好算是过去,开始引导内核了。看了一下uboot的代码没有关于nand flash分区的信息,不知道该把内核映像下载到哪里。想问一下 uboot是不是没有分区信息吗,我用的是1.2.0的上面没有mtdparts的命令不过好像uboot2009以后的有分区表也有命令。还有uboot是不是不能用zImage的内核映像啊。我想先把它们下载到nand fl
    zengjiangyi 嵌入式系统
    ST F7大赛~智能小区控制系统~μCOSIII移植二
    [i=s] 本帖最后由 abofly 于 2015-11-2 19:57 编辑 [/i][align=left]上一篇的工程未开启FPU,μCOS为最新最新版本,但是后期开启FPU一直出现问题,后改用3.3版本[/align][align=left]官方例程的FPU入栈方案不符合入栈顺序且造成易造成堆栈空间浪费,[/align][align=left]本工程采用了安富莱V5开发板F4的入栈方案代码
    abofly stm32/stm8
    电路识图33-家庭照明、动力电路原理分析
    [i=s] 本帖最后由 tiankai001 于 2018-2-11 10:49 编辑 [/i][b]一、一室一厅住宅的配电线路[/b][align=left][color=rgb(34, 34, 34)][font=]一室一厅住宅的配电线路如下图所示,根据用户需要可灵活设计、布局,根据用电设备容量选择FU1~FU5,导线和隔离开关。一室一厅配电系统中共有5个回路,即照明回路、空调回路、插座回路、
    tiankai001 综合技术交流

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved