• 本课程为精品课,您可以登录eeworld继续观看:
  • 零极点对根轨迹的影响
  • 登录
课程介绍
相关标签: PID 根轨迹 自控控制
自动控制理论是自动化学科核心专业基础课,也是研究和设计复杂工程控制系统的理论基础。本课程也称为经典控制理论,包含(1)控制系统的概论,着重介绍反馈原理;(2)控制系统的建模,着重介绍微分方程及机理法建模、拉普拉斯变换、传递函数、频率响应模型、数据驱动模型和典型控制系统的组成与框图变换;(3)控制系统的分析及性能评价,包括动态系统的时间响应、结构属性、稳定性、稳态精度、动态性能和时域频域分析方法;(4)控制系统的频域设计,PID控制器及参数整定法、超前滞后校正。
推荐视频

    猜您喜欢

    推荐帖子

    单片机软件的分层
    工作多年,写的程序都是按照需求实现了功能,测试稳定以后,就算完事。但是看着代码之间的各种耦合,心里一直都有一种不得劲的感觉,总有一种想把它们进行分离的欲望。但是由于各种因素的关系,一直没有学习过分层的思想,更谈不上把代码分离了。最近终于下定决心,要迈出这第一步。请大家来谈一谈自己工作中有没有把代码进行分层的习惯,或者谈一谈自己的分层思想~~~
    sfesdm 嵌入式系统
    便携设备静电防护如何做?
    手上有个便携式气体探测器,外壳是塑料的,电池用的3.7V锂电池,单片机选用的PIC16LF1937。外壳上有个5V的miniUSB充电口,充电口的5V供电通过充电管理芯片与电池和相连,电池通过LDO与单片机供电相连。充电口的负与电池负和单片机负都是相连的。我对着充电口打静电时直接单片机重启。标准要求8KV的静电,实际也就在3~4KV就重启。测试的时候按照GB/T 17626.2-2006中7.1.
    liyancao001 Microchip MCU
    【设计工具】高速环境下的状态机设计和优化技巧
    通过减少寄存器间的逻辑延时来提高工作频率,或通过流水线设计来优化数据处理时的数据通路来满足高速环境下FPGA或CPLD中的状态机设计要求。本文给出了采用这些技术的高速环境状态机设计的规范及分析方法和优化方法,并给出了相应的示例。  为了使FPGA或CPLD中的状态机设计满足高速环境要求,设计工程师需要认识到以下几点:寄存器资源和逻辑资源已经不是问题的所在,状态机本身所占用的 FPGA或CPLD逻辑
    GONGHCU FPGA/CPLD
    2005年全球半导体研发支出达300亿
    来源:电子经理世界 作者:未知 [字体:大 中 小] 2005年,全球半导体公司的全部研发支出达到了300多亿美元,比2004年增长了近10%。   这是市场分析公司ICInsights在其一份在网上的新版报告中指出的。   全球半导体公司的研发总支出在2001年到2005年间年平均增长9%。ICInsights在其报告中指出,排名前30的半导体供应商在最近10年的前几年双倍增加了研发经费。   
    fighting 模拟电子
    stm8S103用IAR编译器,没写多少代码就空间不够了,是不是IAR加入了很多自己的库?
    RT,感觉当年AT89S51可以写很多代码,也是8K啊
    lrz123 stm32/stm8

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved